



# La pipeline

#### Prof. Alberto Borghese Dipartimento di Scienze dell'Informazione

borghese@dsi.unimi.it

Università degli Studi di Milano

Riferimento al Patterson: 4.5 e 4.6

09-2010



## **Sommario**



http:\\homes.dsi.unimi.it\~borghese

Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline

La CPU con pipeline del MIPS

A.A. 2009-2010

2/27

http:\\homes.dsi.unimi.it\~borghese



## Intuizione della pipeline



Anna, Bruno, Carla e Dario devono fare il bucato.

Devono lavare, asciugare, piegare e mettere via ciascuno un carico di biancheria (4 stadi per la lavorazione del bucato)



La lavatrice richiede 30 minuti.



L'asciugatrice richiede 30 minuti.




Stirare richiede 30 minuti.




Piegare e mettere via richiede 30 minuti.



A.A. 2009-2010 3/27 http:\\homes.dsi.unimi.it\~borghese






Bucati diversi hanno durate diverse


In totale vengono richieste 5,5 ore.

L'overhead non è da poco.

Inoltre, Bruno, Carla e Dario non sanno a che ora potranno iniziare a fare il bucato.

A.A. 2009-2010 5/27 http:\\homes.dsi.unimi.it\~borghese







## Osservazioni sulla pipeline



Il tempo di ciascuna operazione elementare non viene ridotto.

Gli stadi della pipe-line lavorano in contemporanea perché utilizzano unità funzionali differente.

Le unità funzionali lavorano sequenzialmente (in passi successivi) su istruzioni successive.

Tutto il materiale che serve per il passo successivo viene prelevato dal passo precedente.

Viene aumentato il throughput.

A.A. 2009-2010

8/27



## **Sommario**




Introduzione sulla pipeline


#### Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline

La CPU con pipeline del MIPS

A.A. 2009-2010 9/27 http:\\homes.dsi.unimi.it\~borghese







# Utilizzo unità funzionali della CPU



Passo esecuzione	ALU (+4)	ALU (Pc+Offset)	ALU	Memoria Dati	Memoria Istruz.	Register File
Fase fetch	Yes	N0	N0	N0	Yes	N0
Decodifica	N0	N0	N0	N0	N0	YesR
Calc – beq	N0	Yes	Yes (diff)	N0	N0	N0
Calc – j	N0	N0	N0	N0	N0	N0
Calc – R	<b>N</b> 0	N0	Yes	N0	N0	N0
WB - R	N0	N0	N0	N0	N0	YesW
Calc – sw / lw	N0	N0	Yes	N0	N0	N0
Mem – sw	N0	N0	N0	YesW	N0	N0
Mem – lw	N0	N0	N0	YesR	N0	N0
WB – lw	N0	N0	N0	N0	N0	YesW


A.A. 2009-2010

12/27



# I 5 stadi della pipeline





IF/ID ID/EX EX/MEM MEM/WB


Tra due cicli sono posti dei registri denominati registri di pipe-line.

Nomi degli stadi di pipeline:

- IF: Prelievo istruzione (Instruction fetch)
- ID: Decodifica istruzione (+lettura register file)
- EX: Esecuzione
- MEM: Accesso a memoria (lettura/scrittura)
- WB: Scrittura del register file

NB Uno stadio inizia il suo lavoro quando il clock va basso e trasferisce in quello stadio l'elaborazione effettuata dallo stadio precedente

A.A. 2009-2010 13/27 http:\\homes.dsi.unimi.it\~borghese





# Il ruolo dei registri



Ciascuno stadio produce un risultato. La parte di risultato che serve agli stadi successivi deve essere memorizzata in un registro.

Il registro mantiene l'informazione anche se lo stadio in questione riutilizza l'unità funzionale.

Esempio: l'istruzione letta viene salvata nel registro IF/ID (cf. Instruction Register).

09-2010

15/27

http:\\homes.dsi.unimi.it\~borghese



## **Sommario**



Introduzione sulla pipeline


Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline

La CPU con pipeline del MIPS

A.A. 2009-2010

16/27





# MIPS e pipeline



Fase di fetch semplificata: tutte le istruzioni hanno la stessa lunghezza.

Numero ridotto di formati, i registri sono sempre nella stessa posizione (si può decodificare il codice operativo e leggere i registri).


Non ci sono operazioni sui dati in memoria: se utilizzo la ALU per effettuare dei calcoli, non dovrò accedere alla memoria. Se utilizzo la ALU per calcolare l'indirizzo, accederò alla memoria nell'istante successivo.


Allineamento delle istruzioni al byte.

Su architetture CISC la pipeline sarebbe più complicata...., ma vedremo che le gerarchie di memoria aiutano a semplificare il problema.

A.A. 2009-2010

18/27








# Rappresentazione grafica di una istruzione di add in pipeline



Esempio: add \$s0, \$t0, \$t1



I rettangoli grigi a destra indicano lettura, a sinistra indicano scrittura. I componenti bianchi, indicano il loro non utilizzo.

Esempio: lw \$t0, 20(\$t1)

Esempio: sw \$s0, 20(\$s1)

A.A. 2009-2010

21/27

http:\\homes.dsi.unimi.it\~borghese



## Esempio di esecuzione



Cosa si trova nella pipeline durante l'esecuzione di questo segmento di codice?

1w \$s0, 20(\$s1) sub \$t0, \$t1, \$t2 add \$t1, \$t2, \$t3 beq \$s1, \$s2, 20 sw \$t2, 36(\$t3) or \$t6, \$s0, \$s1

NB Occorre specificare il contenuto della parte master e slave dei registri di pipeline.

A.A. 2009-2010

22/27



## Utilizzo delle unità funzionali



1						
Passo esecuzione	ALU (+4)	ALU (Pc+Offset)	ALU	Memoria Dati	Memoria Istruz.	Register File
FF - lw	Yes	NO	NO	NO	Yes	NO
FFsub + DEClw	Yes	NO	NO	NO	Yes	YesR
FFadd + DECsub + EXlw +	Yes	NO	Yes (base + offset)	NO	Yes	YesR
FFbeq + DECadd + EXsub + Mlw	Yes	NO	Yes	YesR	Yes	YesR
FFsw + DECbeq + EXadd + Msub + WBlw	Yes	NO	Yes	No	Yes	YesR + YesW
FFor +  DECsw + EXbeq + Madd + WBsub	Yes	Yes	Yes	No	Yes	YesR + YesR
DECor + EXsw + Mbeq + WBadd	NO	N0	Yes (base + offset)	N0	No	YesR
A.A. 2009-2010 23/27 http:\\homes.dsi.uni						.unimi.it\~borghese



# Miglioramento delle prestazioni



Il miglioramento massimo è una riduzione del tempo di un fattore pari al numero di stadi della pipe-line.

Nell'esempio precedente (2 istruzioni di lw), il tempo richiesto con la pipe-line è di 12ns contro i 20ns senza pipe-line. Il miglioramento teorico, prevedrebbe 4ns. Allora?

Throughput!! Miglioramento relativo al lavoro globale (con pipe-line senza stalli, 2ns ad istruzione)

A.A. 2009-2010

24/27



# Sommario




Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline

La CPU con pipeline del MIPS

A.A. 2009-2010 25/27 http:\\homes.dsi.unimi.it\~borghese





#### Gli stadi di esecuzione



http:\\homes.dsi.unimi.it\~borghese

 $http: \\ \ \ homes. dsi. unimi. it \\ \ \ \ \ \ borghese$ 

IF - Instruction Fetch

ID – Instruction Decode (e lettura register file)

EX – Esecuzione o calcolo dell'indirizzo di memoria.

MEM - Accesso alla memoria dati.

WB - Write Back (scrittura del risultato nel register file).

NB: I registri al termine di ogni fase prendono il nome dalle 2 fasi:

IF/ID ID/EX

EX/MEM MEM/WB

Perchè non c'è un registro WB/IF?

Il data-path procede da sx a dx.

Da dx a sx si ha la scrittura del PC e la scrittura nel Register File che creano criticità (vanno contro-corrente).

Supponiamo che ciascuno stadio abbia la sua unità di controllo.

109-2010



Cosa si trova nella pipeline durante l'esecuzione di questo segmento di codice?

Iw \$s0, 20(\$s1) sub \$t0, \$t1, \$t2 add \$t1, \$t2, \$t3 beq \$s1, \$s2, 20 sw \$t2, 36(\$t3) or \$t6, \$s0, \$s1

NB Occorre specificare il contenuto della parte master e slave dei registri di pipeline.

A.A. 2009-2010 28/27



# Sommario



Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline

La CPU con pipeline del MIPS

2009-2010 29/27 http:\\homes.dsi.unimi.it\~borghese