



Le memorie Cache

Prof. Alberto Borghese Dipartimento di Scienze dell'Informazione

borghese@dsi.unimi.it

Università degli Studi di Milano

Riferimento Patterson: 7.3; 7.5

A.A. 2007-2008

1/36

http:\\homes.dsi.unimi.it\~borghese



Sommario



Circuito di lettura / scrittura di una cache a mappatura diretta

Memorie associative

Memorie n-associative

Criteri di allineamento della memoria

. 2007-2008

2/36

 $http: \hspace{-0.05cm} \verb|\| homes.dsi.unimi.it| \hspace{-0.05cm} \sim \hspace{-0.05cm} borghese$




Principio di funzionamento di una cache



Scopo: fornire alla CPU una velocità di trasferimento pari a quella della memoria più veloce con una capacità pari a quella della memoria più grande.

Una cache "disaccoppia" i dati utilizzati dal processore da quelli memorizzati nella Memoria Principale.



Word transfer: Data transfer or Instruction transfer. In MIPS = 1 parola.

La cache contiene una copia di parte del contenuto della memoria principale. Di che cosa?

A.A. 2007-2008

3/36

http:\\homes.dsi.unimi.it\~borghese



Sottosistema di memoria





Porta nella cache primaria i dati richiesti mentre il binomio processore-memoria sta lavorando.


- 1) Controlla se una parola è in cache (Hit).
- Porta una parola (e quelle vicine) in cache, prelevandole dal livello inferiore (Miss):


A.A. 2007-2008


4/36
















Esempio di operazioni su cache



All'inizio il bit di data_valid = False. Suppongo cache di 8 linee di 1 byte. Non importa quello che è contenuto. Cambio il contenuto di \$11.

```
lw $t0, 0($t1)
                       t1 = 22 (10 110) MISS
                                                 TAG = 10
lw $t0, 0($t1)
                       t1 = 26 (11 010) MISS
                                                 TAG = 11
                       $t1 = 22 (10 110) HIT
                                                 TAG = 10
lw $t0, 0($t1)
lw $t0, 0($t1)
                       $t1 = 26 (11 010) HIT
                                                 TAG = 11
lw $t0, 0($t1)
                       t1 = 16 (10 000) MISS
                                                TAG = 10
lw $t0, 0($t1)
                       t1 = 10 (00 010) MISS
                                                 TAG = 00
                                                 TAG = 00
lw $t0, 0($t1)
                       t1 = 7 (00 111) MISS
lw $t0, 0($t1)
                       t1 = 16 (10 000) HIT
                                                 TAG = 10
lw $t0, 0($t1)
                       $t1 = 18 (10 010) MISS
                                                 TAG = 10
```

A.A. 2007-2008 11/36 http:\\homes.dsi.unimi.it\~borghese



Esempio di operazioni su cache



All'inizio il bit di data_valid = False. Suppongo cache di 8 linee di 2 byte. Non importa quello che è contenuto. Cambio il contenuto di \$11.

•	lw \$t0, 0(\$t1)	\$t1 = 22 (1 011 0) MISS	TAG = 1
•	lw \$t0, 0(\$t1)	\$t1 = 26 (1 101 0) MISS	TAG = 1
•	lw \$t0, 0(\$t1)	\$t1 = 22 (1 011 0) HIT	TAG = 1
•	lw \$t0, 0(\$t1)	\$t1 = 26 (1 101 0) HIT	TAG = 1
•	lw \$t0, 0(\$t1)	t1 = 16 (1 000 0) MISS	TAG = 1
•	lw \$t0, 0(\$t1)	t1 = 2 (0.001.0) MISS	TAG = 0
•	lw \$t0, 0(\$t1)	t1 = 7 (0.011.1) MISS	TAG = 0
•	lw \$t0, 0(\$t1)	\$t1 = 16 (1 000 0) HIT	TAG = 1
	1w \$t0 0(\$t1)	\$t1 - 18 (1 001 0) MISS	TAG - 1

A. 2007-2008 12/36 http:\\homes.dsi.unimi.it\~borghese



Esercizi



Sia data una cache a corrispondenza diretta contenente 64Kbyte di dati e avente blocchi di 1 parola. Assumendo che gli indirizzi siano di 32 bit quale è il numero totale di bit richiesto per l'implementazione della cache?

Supponendo che il MIPS abbia una cache di 512byte, indicare cosa succede nei campi della cache quando vengono eseguite le seguenti istruzioni:

```
 \begin{array}{lll} lw \ \$t1, \ 0x0000(\$t0) & \$t0 = 1kbyte = 1,024 \ byte \\ lw \ \$t1, \ 0x0000(\$t0) & \$t0 = 0 \\ lw \ \$t1, \ 0x0202(\$t0) & \$t0 = 1kbyte = 1,024 \ byte \\ lw \ \$t1, \ 0x0001(\$t0) & \$t0 = 0 \\ lw \ \$t1, \ 0x0201(\$t0) & \$t0 = 1kbyte = 1,024 \ byte \\ \end{array}
```

A. 2007-2008



Sommario



http:\\homes.dsi.unimi.it\~borghese

Circuito di lettura / scrittura di una cache a mappatura diretta

Memorie associative

Memorie n-associative

Criteri di allineamento della memoria

A.A. 2007-2008


14/36





Problemi con le cache a mappatura diretta



- Riempimento non ottimale (a macchia di leopardo).
- MISS per accesso alla stessa linea di cache con dati appartenenti a blocchi diversi di RAM










Accesso alle memorie associative



Posso accedere alla memoria attraverso l'indirizzo completo modulo la dimensione del blocco di cache (lunghezza della linea di cache).





Tassonomia



Spazio di indirzzamento: (s + w) bit: somma della dimensione del campo tag + somma della dimensione dell'offset all'interno della parola. Spazio misurato in word o byte (come nel caso del MIPS).

Numero di unità indirizzabili: 2(s+w) unità (2(s+w) byte in MIPS).

Dimensione del blocco = dimensione della linea di cache = 2^{w} parole o byte.

Numero totale di macro-blocchi della memoria principale: 2^s.

Dimensioni del campo tag: s bit.

Viene aumentato il numero di Hit ma con un appesantimento notevole della circuiteria.

A.A. 2007-2008

20/36



Sommario



Circuito di lettura / scrittura di una cache a mappatura diretta

Memorie associative


Memorie n-associative

Criteri di allineamento della memoria

.A. 2007-2008

21/36

 $http: \verb|\homes.dsi.unimi.it| \verb|\sim| borghese|$





Memorie n-associative



n-associative o set associative o a n vie.

La memoria è suddivisa in n insiemi, o banchi, ciascuno di k linee, posti in parallelo.

Blocco (*linea di cache*): #parole (byte) lette/scritte contemporaneamente in cache, "parola" della cache.

Insieme (banco): cache elementare.

Cache: è l'insieme dei banchi più i circuiti che li gestiscono.

Capacità della cache: #parole = #Insiemi * (#blocchi / insieme) * (#parole / blocco).

La corrispondenza tra Memoria Principale e linea di un banco è a mappatura diretta. La corrispondenza tra Memoria Principale e banco è associativa.

Per cercare un dato non devo più analizzare tutte le linee di una cache, ma un'unica linea per ogni banco.

A.A. 2007-2008 23/36 http:\\homes.dsi.unimi.it\~borghese

Dalle cache a mappatura diretta alle cache associative Set-associative ad una via (a corrispondenza diretta) Tag Dato Blocco 0 Set-associative a due vie 1 Tag Dato Tag Dato 3 4 2 5 Set-associative a quattro vie Tag Dato Tag Dato Tag Dato Set-associative ad otto vie (completamente associativa) Tag Dato 24/36 $http: \hspace{-0.05cm} \verb|\| homes.dsi.unimi.it| \hspace{-0.05cm} \sim \hspace{-0.05cm} borghese$.A. 2007-2008






Accesso a cache ad n-way

INDICE. Se la parola richiesta è memorizzata in cache, si trova in una particolare linea di uno dei banchi. Questa linea è individuata dall'indice. L'indice è costituito da k bit, dove k = log₂(#linee). E' analogo al numero di linea nelle cache a mappatura diretta.

TAG – contiene il blocco della RAM a cui appartiene il dato. Cerca il tag di Memoria Principale all'interno dei TAG associati alla linea individuata in ciascun banco.

L'insieme dei segnali di HIT pilotano anche il MUX che trasferiscono in uscita il contenuto del banco opportuno della cache.

A.A. 2007-2008 25/36 http:\\homes.dsi.unimi.it\~borghese







Memorie n-associative con blocchi di 1 parola




Esempio: cache di 4 banchi, ciascuno di 8 linee. Parola di cache = 1 word, non c'è offset nel blocco.

Come viene elaborato l'indirizzo: lw 0(\$s0)? \$s0 = 1024









Sommario



Circuito di lettura / scrittura di una cache a mappatura diretta

Memorie associative

Memorie n-associative

Criteri di allineamento della memoria

.A. 2007-2008

30/36

 $http: \hspace{-0.05cm} \hspace{-$