



# Carry look-ahead Adder & Firmware Multiplier

Prof. Alberto Borghese  
Dipartimento di Scienze dell'Informazione  
[borgnese@dsi.unimi.it](mailto:borgnese@dsi.unimi.it)

Università degli Studi di Milano



## Sommario

### Problemi dei sommatore

Sommatori ad anticipazione di riporto

Il firmware

Moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware

**ALU a 32 bit: struttura finale**

Qual'è il problema?

A.A. 2004-2005 3/40 <http://homes.dsi.unimi.it/~borgnese>

**Operazione di somma**

111	← Riporto
1011 +	← Addendo 1
110 =	← Addendo 2
-----	
10001	

3 Attori: addendo 1, addendo 2, riporto.

Viene eseguita sequenzialmente da dx a sx.

A.A. 2004-2005 4/40 <http://homes.dsi.unimi.it/~borgnese>




## Semplificazione circuitale



$$s = (a \oplus b)\overline{r_{in}} + \overline{(a \oplus b)}r_{in} = (a \oplus b) \oplus r_{in}$$

$$r_{out} = ab + (a \oplus b)r_{in}$$


5 porte logiche.  
Cammini critici:  $s - 2$ ;  $r_{out} - 3$




## Circuito della somma




Stadio i-1



Stadio i



**Il riporto r**  
è una variabile  
Interna.  
Viene propagato.  
E' l'elemento  
critico  
del sommatore.



## Cammini critici

Per ogni stadio:

111	
1011	+
110	=
10001	

Funzionamento sequenziale

A.A. 2004-2005

7/40

<http://homes.dsi.unimi.it/~borgnese>

## I problemi del full-adder

Il full adder con propagazione del riporto è lento:

- Il riporto si propaga sequenzialmente  
caratteristica dell'algoritmo di calcolo
- la commutazione dei circuiti non è istantanea (tempo di commutazione)  
caratteristica fisica dei dispositivi
- Soluzioni  
modificare l'algoritmo  
modificare i dispositivi

A.A. 2004-2005

8/40

<http://homes.dsi.unimi.it/~borgnese>



## Sommario



Problemi dei sommatore

Sommatori ad anticipazione di riporto

Il firmware

Moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware



## Prima possibilità: forma tabellare



Riscrivo le equazioni del riporto in modo non sequenziale. Come?

$$r_0 = a_0 b_0 + (a_0 + b_0) r_0 = a_0 b_0 + a_0 r_0 + b_0 r_0$$


$$r_1 = a_1 b_1 + (a_1 + b_1) r_0 = a_1 b_1 + a_1 (a_0 b_0 + a_0 r_0 + b_0 r_0) + b_1 (a_0 b_0 + a_0 r_0 + b_0 r_0) = \dots$$

$$r_2 = a_2 b_2 + (a_2 r_1 + b_2) r_1 = a_2 b_2 + a_2 (a_1 b_1 + a_1 r_1 + \dots) + b_2 r_1 = \dots$$

Molto complesso per n grande.

$$s = (a \oplus b) \oplus r_{in}$$

$$r_{out} = ab + (a \oplus b) r_{in}$$



$$r_{out} = f(a_0, b_0, a_1, b_1, a_2, b_2, a_3, b_3, \dots)$$

Funzione a  $2 * N$  ingressi ed 1 uscita.

In questo caso posso sfruttare l'uguaglianza:  $r_{out} = ab + (a \oplus b) r_{in} = ab + (a + b) r_{in}$



## Carry look-ahead (anticipazione di riporto)




Approccio strutturato per diminuire la latenza della somma.

$$r_{out} = ab + (a \oplus b) r_{in}$$

### Analisi del singolo stadio.

Quando si genera un riporto in uscita?

Quando ho almeno due 1, in ingresso;  
cioè tra  $r_{in}$ ,  $a$  e  $b$ .



11000 riporto

1101 +

100 =

-----  
10001



## Propagazione e generazione




Ho riporto quando ho almeno due 1, in ingresso; cioè tra  $r_{in}$ ,  $a$  e  $b$ .

### Osservazioni:

- Viene generato un riporto dallo stadio  $i$ , qualsiasi sia il riporto in ingresso se  $a = b = 1 \Rightarrow g_i = a_i b_i$ .
- Viene generato un riporto allo stadio  $i$ , se il riporto in ingresso è  $= 1$  ed una delle due variabili in ingresso è  $= 1 \Rightarrow p_i = (a_i \oplus b_i) r_i^{in}$ . ( $p_i$  propaga il segnale di riporto  $r_i^{in}$ ).

Quando sia la condizione 1) che la condizione 2) è verificata?  
Cosa succede se entrambe le condizioni sono verificate?





## Esempio



Sono interessato ad  $r_4^{out}$ . Supponiamo  $r_0^{in} = 0$ .

$r_{in}$	0 0 0 0 0 0 0	0 1 1 1 0 0 0	0 1 1 1 0 0 0
a	1 0 1 0 1 1 0 1 +	1 0 1 0 1 1 0 1 +	1 0 1 1 1 1 0 1 +
b	1 0 0 0 0 =	1 1 0 1 0 =	1 1 0 0 0 =
-----			
	1 0 1 1 1 1 1 1	1 1 1 0 0 1 1 1	1 1 0 1 0 1 0 1

$$r_5^{in} = r_4^{out} = 0$$

$$r_5^{in} = r_4^{out} = 1$$

$$r_5^{in} = r_4^{out} = 1$$

Per propagazione

Per generazione

$$p_4 = (a_4 \oplus b_4)r_4^{in}$$

$$g_4 = a_4b_4$$



## Sviluppo della funzione logica riporto



$$r_i^{out} = ab + (a \oplus b)r_i^{in}$$

$$\begin{array}{c}
 \downarrow \quad \swarrow \\
 r_i^{out} = g_i + p_i r_i^{in}
 \end{array}$$

$$r_0 = g_0 + p_0 r_0$$

$$r_1 = g_1 + p_1 r_0 = g_1 + p_1 g_0 + p_1 p_0 r_0$$

$$r_2 = g_2 + p_2 r_1 = g_2 + p_2(g_1 + p_1 g_0 + p_1 p_0 r_0) = g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 r_0$$


$$r_3 = g_3 + p_3 r_2 = g_3 + p_3(g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 r_0) = g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0 + p_3 p_2 p_1 p_0 r_0$$



## Determinazione del cammino critico.



$$r_3 = g_3 + p_3 r_2 = g_3 + p_3(g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 r_0) = g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0 + p_3 p_2 p_1 p_0 r_0.$$



Cammino critico = 6, senza anticipazione sarebbe  $3 * 4 = 12$



## Addizionatori modulari




La complessità del circuito è tollerata per piccoli n.

Circuiti sommatore indipendenti si hanno per 4 bit.

Moduli elementari.

Come si ottiene la somma?



Collegando in cascata i moduli (sommatori elementari).

Cammino critico =  $6 * N/4$ . Per 32 bit, 48.

Per confronto, senza parallelizzazione, per 32 bit,  $N * 3 = 96$ .





## Sommario



Problemi dei sommatore

Sommatori ad anticipazione di riporto

**Il firmware**

Moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware



## Approcci tecnologici alla ALU.



Tre approcci tecnologici alla costruzione di una ALU (e di una CPU):

- **Approccio hardware programmabile (e.g. PAL).** Ad ogni operazione corrisponde un circuito combinatorio specifico.
- **Approccio ROM.** E' un approccio esaustivo (tabellare). Per ogni funzione, per ogni ingresso viene memorizzata l'uscita. E' utilizzabili per funzioni molto particolari (ad esempio di una variabile). Non molto utilizzato.
- **Approccio firmware (firm = stabile), o microprogrammato.** Si dispone di circuiti specifici solamente per alcune operazioni elementari (tipicamente addizione e sottrazione). Le operazioni più complesse vengono sintetizzate a partire dall'algoritmo che le implementa.



## Approccio ROM alla ALU


### Input:

- A n bit
- B n bit
- SEL k bit
- InvertiB: 1 bit
- Totale:  $2*n + k + 1$  bit

### Output:

- S n bit
- zero 1 bit
- overflow 1 bit
- Totale:  $n + 2$  bit

Per dati su 32 bit, 5 operazioni:



Capacità della ROM:  $2^{68} = 2.95.. \times 10^{20}$  parole di 34 bit!

A.A. 200 (Capacità della ROM per dati su 4 bit, 5 operazioni:  $2^{12} = 4,098$  parole di 6 bit) [ii.it/~borgnese](http://ii.it/~borgnese)



## L'approccio firmware

Nell'approccio firmware, viene inserita nella ALU una unità di controllo e dei registri. L'unità di controllo attiva opportunamente le unità aritmetiche ed il trasferimento da/verso i registri. Approccio "*controllore-datapath*".

Viene inserito un microcalcolatore dentro la ALU.

Il primo microprogramma era presente nell'IBM 360 (1964).



## L'approccio firmware vs hardware



La soluzione HW è più veloce ma più costosa per numero di porte e complessità dei circuiti.

La soluzione firmware risolve l'operazione complessa mediante una sequenza di operazioni semplici. E' meno veloce, ma più flessibile e, potenzialmente, adatta ad inserire nuove procedure.

La soluzione HW è percorsa per le operazioni frequenti: la velocizzazione di operazioni complesse che vengono utilizzate raramente non aumenta significativamente le prestazioni (legge di Amdahl).



## Sommario



Problemi dei sommatore

Sommatori ad anticipazione di riporto

Il firmware

**Moltiplicatori firmware**

Ottimizzazione dei moltiplicatori firmware



## Shift (scalamiento)




Dato A su 32 bit:  $a_j = a_{j-k}$  k shift amount ( $>$ ,  $=$ ,  $<$  0).


Effettuato al di fuori delle operazioni selezionate dal Mux della ALU, da un circuito denominato *Barrel shifter*.

Tempo comparabile con quello della somma.

Operazioni codificate in modo specifico nell'ISA.



Shift dx 1



Il bit  $a_0$  si "perde".  
Il bit  $a_n = 0$ .



## La moltiplicazione ed il firmware



Il razionale degli algoritmi firmware della moltiplicazione è il seguente.

Si analizzano sequenzialmente i bit del moltiplicatore e:

- 1) Si mette 0 nella posizione opportuna (se il bit analizzato del moltiplicatore = 0).
- 2) Si mette una copia del moltiplicando nella posizione opportuna (se il bit analizzato del moltiplicatore è = 1).

Moltiplicando	1 1 0 1 1 x
Moltiplicatore	1 0 1 =
	-----
	1 1 0 1 1 +
	0 0 0 0 0 -
	1 1 0 1 1 - -
	-----
Prodotto	1 0 0 0 0 1 1 1



## Moltiplicazione utilizzando somma e shift



Utilizzo un registro prodotto da 64 bit, inizializzato a 0.

$$\begin{array}{r} 11011 \times A \\ 111 = B \end{array}$$

$$\begin{array}{r} 00000+ \\ 11011 \end{array}$$

Itero per ogni bit del moltiplicatore:

A) Sommo il moltiplicando al prodotto se il bit = 1.

$$\begin{array}{r} 11111 \\ 11011+ P \\ 11011- A \end{array}$$

B) Shift a sx di un bit il moltiplicando  
( $B' = B * \text{base}$ ).

$$\begin{array}{r} 1 \\ 1010001+ \\ 11011- - \end{array}$$


$$10111101$$



## L'algoritmo



Inizio:  $P = 0; k = 0$



$$\begin{array}{l} A \rightarrow 11011 \times \\ B \rightarrow 111 = \end{array}$$

$$\begin{array}{r} 00000+ P \\ 11011 A \end{array}$$

$P^1 = 0 + A$

$$\begin{array}{r} 11111 \\ 11011+ P \\ 11011- A^1 \end{array}$$

$A^1 = A * 2$

$P^2 = P^1 + A^1$

$A^2 = A^1 * 2 = A * 4$


$$\begin{array}{r} 1 \\ 1010001+ P \\ 11011- - A^2 \end{array}$$

$P^3 = P^2 + A^2$


$$10111101$$





## Implementazione circuitale – prima parte



## Implementazione circuitale – seconda parte



Qual'è il problema?





## Esempio



Iterazione	Passo	Moltiplicatore	Moltiplicando	Prodotto
0	Valori iniziali	0010	0000 0010	0000 0000
1	1a: 1 ⇒ Prod = Prod + Mcando	0011	0000 0010	0000 0010
	2: Scala a sinistra Moltiplicando	0011	0000 0100	0000 0010
	3: Scala a destra Moltiplicatore	0001	0000 0100	0000 0110
2	1a: 1 ⇒ Prod = Prod + Mcando	0001	0000 1000	0000 0110
	2: Scala a sinistra Moltiplicando	0001	0000 1000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0000 1000	0000 0110
3	1: 0 ⇒ Nessuna operazione	0000	0000 1000	0000 0110
	2: Scala a sinistra Moltiplicando	0000	0001 0000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0001 0000	0000 0110
4	1: 0 ⇒ Nessuna operazione	0000	0001 0000	0000 0110
	2: Scala a sinistra Moltiplicando	0000	0010 0000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0010 0000	0000 0110



## Razionale per una seconda implementazione



Meta' dei bit del registro moltiplicando vengono utilizzati ad ogni iterazione.

Ad ogni iterazione si aggiunge 1 bit al registro prodotto.

Si sposta la somma dei prodotti parziali verso dx di 1 bit ad ogni iterazione.

$$\begin{array}{r}
 11011 \times \\
 111 = \\
 \hline
 00000 + \quad P \\
 11011 \quad A \\
 \hline
 11111 \\
 11011 + \quad P \\
 11011 - \quad A^1 \\
 \hline
 1 \\
 1010001 + \quad P \\
 11011 - - \quad A^2 \\
 \hline
 10111101
 \end{array}$$



## Seconda implementazione

**1<sup>a</sup> implementazione**

1 1 0 1 1

 Sposto a sx il moltiplicando | Sposto a dx il prodotto  

1 1 0 1 1

 P<sup>1</sup> primo prodotto parziale

**2<sup>a</sup> implementazione**

1 1 0 1 1

1 1 0 1 1

Qual'è il problema?

1 1 0 1 1 x  
 1 1 1 =

---

0 0 0 0 0 +  
 1 1 0 1 1

---

1 1 1 1 1  
 1 1 0 1 1 +  
 1 1 0 1 1 -

---

1  
 1 0 1 0 0 0 1 +  
 1 1 0 1 1 - -

---

-  
 1 0 1 1 1 1 0 1

1 1 0 1 1 x  
 1 1 1 =

---

0 0 0 0 0 +  
 1 1 0 1 1

---

1 1 1 1 1  
 1 1 0 1 1 +  
 1 1 0 1 1 -

---

1  
 1 0 1 0 0 0 1 +  
 1 1 0 1 1 - -

---

-  
 1 0 1 1 1 1 0 1

A.A. 2004-2005

33/40

<http://homes.dsi.unimi.it/~borgnese>

## Razionale dell'implementazione ottimizzata

Il numero di bit del registro prodotto corrente (somma dei prodotti parziali) più il numero di bit da esaminare nel registro moltiplicando rimane **costante** ad ogni iterazione (pari a 64 bit).

Si può perciò eliminare il registro moltiplicando.

1 1 0 1 1 x  
 1 1 1 =

---

0 0 0 0 0 +  
 1 1 0 1 1

---

1 1 1 1 1  
 1 1 0 1 1 +  
 1 1 0 1 1 -

---

1  
 1 0 1 0 0 0 1 +  
 1 1 0 1 1 - -

---

-  
 1 0 1 1 1 1 0 1

A.A. 2004-2005

34/40

<http://homes.dsi.unimi.it/~borgnese>



## Sommario



Problemi dei sommatori

Sommatori ad anticipazione di riporto

Addizionatori modulari


Il firmware

Moltiplicatori firmware

**Ottimizzazione dei moltiplicatori firmware**



## Circuito ottimizzato



Il moltiplicando è allineato sempre ai 32 bit più significativi del prodotto.  
Ad ogni iterazione, il prodotto si allarga, il moltiplicatore si restringe.

## L'algoritmo ottimizzato

```

    graph TD
      Start([Inizio; P = 0, k = 0]) --> B0{b_0 = 0?}
      B0 -- sì --> Shift[Shift P | B a dx; k=k+1]
      B0 -- no --> Add[P_{N:N*2-1} = P_{N:N*2-1} + A]
      Add --> Shift
      Shift --> Kn{k=n?}
      Kn -- sì --> Fine([Fine])
      Kn -- no --> B0
      
```

A → 1 1 0 1 1 x

B → 1 1 1 =

---

0 0 0 0 0 +

1 1 0 1 1

---

1 1 1 1 1

1 1 0 1 1 +

1 1 0 1 1 -

---

1

1 0 1 0 0 0 1 +

1 1 0 1 1 - -

---

-

P → 1 0 1 1 1 1 0 1

A.A. 2004-2005
37/40
<http://homes.dsi.unimi.it/~borgnese>

## Esempio di esecuzione dell'algoritmo ottimizzato

Iterazione	Passo	Moltiplicando	Prodotto
0	Valori iniziali	0010	0000 0010
1	1a: 1 ⇒ Prod = Prod + Mcando	0010	0010 0011
	2: Scala a destra Prodotto	0010	0001 0001
2	1a: 1 ⇒ Prod = Prod + Mcando	0010	0011 0001
	2: Scala a destra Prodotto	0010	0001 1000
3	1: 0 ⇒ Nessuna operazione	0010	0001 1000
	2: Scala a destra Prodotto	0010	0000 1100
4	1: 0 ⇒ Nessuna operazione	0010	0000 1100
	2: Scala a destra Prodotto	0010	0000 0110

Il moltiplicando è allineato (e sommato) ai bit più significativi del prodotto.

A.A. 2004-2005
38/40
<http://homes.dsi.unimi.it/~borgnese>

