



Appello del: 17 giugno 2005

Cognome, nome:

Matricola:

- [6] Si consideri una cache 2-associativa di capacità $C = 64$ kByte e con linee contenenti 16 parole di 4 byte, utilizzata da una CPU che indirizza uno spazio di indirizzamento di 512 MByte. Dimensionare e disegnare lo schema della cache, mettendo in evidenza come i campi dell'indirizzo di memoria controllino il circuito.


Indicare in che posizione viene scritto il byte all'indirizzo 0x12345.

- [6] Supponendo che la CPU in figura debba eseguire soltanto le seguenti istruzioni (in formato MIPS):

`addi` (opcode: 8) e

`lw` (opcode: 35)

progettare l'unità di controllo.



- [2] Spiegare perché, in una rete Ethernet, la lunghezza dei pacchetti (o *frames*) non può essere inferiore a 64 Bytes.
- [9] Si sintetizzi una macchina a stati finiti di Moore (rappresentando STG, STT e struttura circuitale) che realizza un contatore modulo 2. Il contatore è dotato di pulsanti START e STOP (pulsante premuto=1) e di un ingresso C sul quale arrivano gli impulsi di conteggio (al presentarsi di un "1" il contatore va incrementato). All'accensione, il contatore è a "0" e non conteggia. Quando viene premuto START, comincia a contare gli impulsi. Nel premere STOP, il contatore si ferma sulla cifra attuale. Ripremendo START, ricomincia a contare da dove si era fermato.
- [6] Si traduca in linguaggio Assembly la seguente procedura recursiva (avendo cura di gestire correttamente i record di attivazione):

```

int sommatoria( unsigned int n )
{
    int s;
    if( n == 0 )
        s = 0;
    else
        s = n + sommatoria( n/2 ); // divisione intera
    return( s );
}
    
```

- [2] Disegnare lo schema circuitale di un moltiplicatore hardware di parole di 4 bit e calcolarne il cammino critico.
- [2] Un calcolatore viene dotato di un coprocessore matematico, in grado di effettuare operazioni in virgola mobile con una velocità 9 volte superiore. Calcolare quanto deve essere la percentuale di tempo dedicata ad operazioni in virgola mobile, per la quale la velocità globale del sistema risulta triplicata.
- [3] Descrivere i diversi tipi di hazard che possono verificarsi in una CPU pipeline, specificando da cosa sono causati e come si gestiscono per massimizzare le prestazioni.