



II Compitino in itinere – 9 giugno 2005


Cognome, nome:

Matricola:

- [2] Spiegare la differenza tra le modalità "datagramma" e "circuito virtuale" in reti a commutazione di pacchetto.
- [3] Descrivere le principali strategie di aggiornamento delle memorie cache e confrontarne le caratteristiche e le prestazioni.
- [6] Un processore caratterizzato da uno spazio indirizzi di memoria di 16 MByte viene dotato di una memoria cache 4-associativa, di capacità totale C = 16 Kbyte e con linee di 8 parole di 32 bit. Dimensionare la cache, evidenziando le dimensioni di tutti i campi e disegnare lo schema dettagliato di tale memoria. Mostrare inoltre come viene memorizzata nella cache la parola di memoria situata all'indirizzo: 0xF0F0.

4. [6] Evidenziare, nel seguente schema di CPU, i valori all'ingresso ed all'uscita di ogni ALU ed i valori di ogni segnale di controllo, supponendo che la CPU stia eseguendo l'istruzione:


```
addi $4, $5, 255
```



- [2] Illustrare le principali differenze tra le architetture IA-32 e MIPS.
- [3] Spiegare il funzionamento del protocollo di accesso al mezzo CSMA/CD, usato in reti Ethernet.
- [2] Descrivere il funzionamento della tecnica di accesso diretto alla memoria da parte di una periferica e commentarne le prestazioni.
- [5] Indicare che tipo di hazard si generi nella CPU a fianco che esegua il codice MIPS:

```
add $t1, $t2, $t3
lw $s1, 20($t2)
addi $s6, $s1, 20
```

Tale CPU è in grado di gestire l'hazard? In caso negativo, descrivere come intervenire sulla struttura della CPU per permettere tale gestione.



- [6] Si vogliono incrementare le prestazioni di un calcolatore mediante l'inserimento di un ulteriore livello di memoria cache. Tale cache sia caratterizzata da un tempo di accesso di 4 nsec, contro i 20 nsec della cache di livello inferiore.
 - Di quanto si velocizza la macchina per un miss-rate stimato della nuova cache del 40%?
 - Volendo raddoppiare tale incremento di velocità, quanto deve diventare il miss-rate?
 - Volendo raggiungere lo stesso risultato senza modificare il miss-rate, ma modificando la velocità della cache, quanto deve valere il tempo di accesso?