



CORSO DI LAUREA IN INFORMATICA
CORSO DI LAUREA IN SICUREZZA DEI SISTEMI E DELLE RETI INFORMATICHE

Architetture e reti logiche

anno accademico 2003–2004

docente: Nello SCARABOTTOLO

esercitatore: Stefano FERRARI

Prova pratica di VHDL

Componente **reg6**

Progettare in VHDL un registro a 6 bit.

L'interfaccia della entity da realizzare è data nel file `reg6.vhdl`. *Tale interfaccia non può essere modificata.*

Il registro ha in ingresso due segnali:

- `X`, costituito da un bus a 6 bit,
- `clock`, di tipo bit,

e un segnale in uscita:

- `Z`, costituito da un bus a 6 bit.

Ogni segnale del bus `Z`, assume il valore dell'omologo segnale del bus `X`, in modo sincrono rispetto al segnale `clock`.