



Lezione 7 ALU: Moltiplicazione e divisione

F. Pedersini

Dipartimento di Scienze dell'Informazione
Università degli Studi di Milano

Sommario



- ❖ Sommatori ad anticipazione di riporto
- ❖ **Addizionatori modulari**
- ❖ Moltiplicatori – approccio hardware
- ❖ Moltiplicatori – approccio firmware




❖ Moduli elementari, collegabili in cascata.

- Complessità del circuito tollerata per piccoli n (es. $n=4$)

❖ Cammino critico C:

- M moduli da 4 bit: $C = 6 \cdot M$
 $N = 16 \text{ bit} \rightarrow M = N/4$
 $\rightarrow C = 6 \cdot N/4 = 24$
- A propagazione di riporto:
 $N = 16 \text{ bit}$
 $\rightarrow C = 3 \cdot N = 48$



Struttura sommatore a blocchi



❖ Vogliamo 32 bit \rightarrow 8 sommatori elementari


- Come collegarli tra loro?


$$\begin{aligned}
 r_3 &= g_3 + p_3 r_2 = \\
 &= g_3 + p_3 (g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 r_0) = \\
 &= (g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0) + p_3 p_2 p_1 p_0 \cdot r_0 = \\
 &= \mathbf{G_0} + \mathbf{P_0} \cdot r_0
 \end{aligned}$$

dove:

$$\mathbf{P_0} = p_3 p_2 p_1 p_0$$

$$\mathbf{G_0} = g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0$$





$$C_1 = G_0 + P_0 \cdot r_0$$

$$C_2 = G_1 + P_1 \cdot C_1 = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot r_0$$

$$C_3 = G_2 + P_2 \cdot C_2 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot r_0$$

$$r_{out} = C_4 = G_3 + P_3 \cdot C_3 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot r_0$$

Cammino critico = 6+6 = 12

- CLA + prop: 6M = 24
- Prop: 3N = 48



- ❖ Sommatore ad anticipazione di riporto
- ❖ Addizionatori modulari
- ❖ Moltiplicatori – approccio hardware
- ❖ Moltiplicatori – approccio firmware



Moltiplicando

$$\begin{array}{r}
 11011 \times (27_{10}) \\
 111 = (7_{10}) \\
 \hline
 111111 \\
 11011 \\
 11011- \\
 11011-- \\
 \hline
 10111101 \quad (189_{10})
 \end{array}$$

Moltiplicatore

Prodotto

❖ Come fare il calcolo con circuiti logici ?

- Possiamo scomporre l'operazione in **due stadi**:
- **Primo stadio: prodotti parziali**
 - ✦ si mette in AND ciascun bit del moltiplicatore con i bit corrispondenti del moltiplicando
- **Secondo stadio: somme**
 - ✦ si effettuano le somme (full adder) dei bit sulle righe contenenti i prodotti parziali


La matrice dei prodotti parziali



	a_3	a_2	a_1	a_0	
	$a_3 b_0$	$a_2 b_0$	$a_1 b_0$	$a_0 b_0$	b_0
	$a_3 b_1$	$a_2 b_1$	$a_1 b_1$	$a_0 b_1$	b_1
	$a_3 b_2$	$a_2 b_2$	$a_1 b_2$	$a_0 b_2$	b_2
$a_3 b_3$	$a_2 b_3$	$a_1 b_3$	$a_0 b_3$		b_3

*In binario i prodotti parziali sono degli **AND***

Il circuito che effettua i prodotti



Somma - prime 2 righe dei prodotti parziali




	a_3	a_2	a_1	a_0	
	$a_3 b_0$	$a_2 b_0$	$a_1 b_0$	$a_0 b_0$	b_0
	$a_3 b_1$	$a_2 b_1$	$a_1 b_1$	$a_0 b_1$	b_1
	$a_3 b_2$	$a_2 b_2$	$a_1 b_2$	$a_0 b_2$	b_2
	$a_3 b_3$	$a_2 b_3$	$a_1 b_3$	$a_0 b_3$	b_3

$1011 \times$
 $0111 =$


 111
 $1011 +$
 $1011 -$

 1
 $100001 +$
 $1011 - -$

 1101101




Somma della terza riga



$$\begin{array}{r}
 11011 \times \\
 111 = \\
 \hline
 11111 \\
 11011 + \\
 11011 - \\
 \hline
 1 \\
 1010001 + \\
 11011 - \\
 \hline
 10111101
 \end{array}$$


Somma prodotti parziali - circuito completo



Overflow: A e B su: N bit → P su: 2N bit



- ❖ **N = 4**
 - Ritardo AND = 1
 - Ritardo HA = 1
 - Ritardo FA = 3
- ❖ **Cammino critico = 20**



Sommario



- ❖ Sommatore ad anticipazione di riporto
- ❖ Addizionatori modulari
- ❖ Moltiplicatori – approccio hardware
- ❖ **Moltiplicatori – approccio firmware**



Approcci tecnologici alla costruzione di ALU:

❖ Hardware

- Ad ogni operazione corrisponde un circuito combinatorio specifico

❖ Firmware o microprogrammato

- Circuiti specifici solamente per alcune operazioni elementari
- Le operazioni complesse vengono sintetizzate mediante combinazione di operazioni elementari, eseguendo uno specifico algoritmo (implementato mediante microprogrammazione)
- Approccio “*controllore-datapath*”
 - ✦ La ALU contiene una unità di controllo e dei registri

❖ FIRMWARE vs. HARDWARE:

- **Hardware**: più veloce ma più costosa per complessità dei circuiti
 - ✦ La soluzione HW conviene per le operazioni frequenti
- **Firmware**: meno veloce ma più flessibile. Potenzialmente adatta a modificare o inserire nuove procedure.

Presentazione seriale/parallela



❖ Presentazione parallela



- Tutti i bit vengono presentati simultaneamente;
La ALU genera tutti i bit del risultato
 - ✦ Tipico dell'approccio HW

❖ Presentazione seriale

- Gli operandi vengono presentati 1 bit alla volta, del quale viene eseguita l'operazione e fornito il risultato
 - ✦ Viene utilizzata un'unica copia del circuito aritmetico
 - ✦ Il tempo di calcolo cresce linearmente con il numero di bit
 - ✦ non si possono utilizzare tecniche di carry look-ahead

❖ Presentazione seriale a gruppi

- I bit vengono presentati a gruppi di k bit (es. k=8: bytes)






Dato $A = \{a_n a_{n-1} \dots a_1 a_0\} \rightarrow s_k(A) = A', a'_j = a_{j-k}$

➤ k : *shift amount*

- ✦ Tempo comparabile con quello della somma
- ✦ Effettuato al di fuori delle operazioni selezionate dal MUX della ALU, da un circuito denominato **Barrel Shifter**



Algoritmo della moltiplicazione - firmware


Si analizzano sequenzialmente i bit del moltiplicatore

se il bit è = 1

→ **moltiplicando** in posizione opportuna

se il bit è = 0

→ **0** in posizione opportuna






- ❖ Utilizzo un registro prodotto da **2n** bit, inizializzato a 0
- ❖ Ciclo iterativo: per ogni bit del moltiplicatore
 - Se bit = 1 → **sommo il moltiplicando** al prodotto
 - **shift a SX** di 1 bit del moltiplicando



$$\begin{array}{r}
 11011x \\
 111= \\
 \hline
 11111 \\
 11011+ \\
 110110 \\
 \hline
 1 \\
 1010001+ \\
 1101100 \\
 \hline
 10111101
 \end{array}$$

L'algoritmo



$$\begin{array}{r}
 A \rightarrow 11011x \\
 B \rightarrow 111= \\
 \hline
 11111 \\
 11011+ \\
 110110 \\
 \hline
 1 \\
 1010001+ \\
 1101100 \\
 \hline
 P \rightarrow 10111101
 \end{array}$$







A,B: 4 bit - P: 8 bit
 $2 \times 3 = 6 \leftrightarrow 0010 \times 0011 = 0110$

Iterazione	Passo	Moltiplicatore	Moltiplicando	Prodotto
0	Valori iniziali	001 <u>0</u>	0000 0010	0000 00 <u>00</u>
1	1a: 1 \Rightarrow Prod = Prod + Mcando	0011	0000 0010	0000 00 <u>10</u>
	2: Scala a sinistra Moltiplicando	0011	0000 0100	0000 0010
	3: Scala a destra Moltiplicatore	000 <u>0</u>	0000 0100	0000 00 <u>10</u>
2	1a: 1 \Rightarrow Prod = Prod + Mcando	0001	0000 0100	0000 01 <u>10</u>
	2: Scala a sinistra Moltiplicando	0001	0000 1000	0000 0110
	3: Scala a destra Moltiplicatore	000 <u>0</u>	0000 1000	0000 0110
3	1: 0 \Rightarrow Nessuna operazione	0000	0000 1000	0000 0110
	2: Scala a sinistra Moltiplicando	0000	0001 0000	0000 0110
	3: Scala a destra Moltiplicatore	000 <u>0</u>	0001 0000	0000 0110
4	1: 0 \Rightarrow Nessuna operazione	0000	0001 0000	0000 0110
	2: Scala a sinistra Moltiplicando	0000	0010 0000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0010 0000	0000 0110

Implementazione alternativa: idea





❖ **Soltanto metà** dei bit del registro moltiplicando vengono utilizzati ad ogni iterazione

- Ad ogni iterazione si aggiunge 1 bit al registro prodotto

❖ **IDEA**

- Si caricano i risultati parziali in **P** nella **metà SINISTRA**
- Si sposta la somma dei prodotti parziali (in **P**) verso **destra** ad ogni iterazione





Numero di bit del prodotto corrente

+

Numero di bit da esaminare di B

=

64 bit: costante ad ogni iterazione




elimino il registro **moltiplicatore: B**



$$\begin{array}{r}
 11011x \\
 111 = \\
 \hline
 11111 \\
 11011+ \\
 11011- \\
 \hline
 1 \\
 1010001+ \\
 11011- - \\
 \hline
 10111101
 \end{array}$$



❖ Situazione alla prima iterazione



L'algorithmo ottimizzato





Esempio di esecuzione alg. ottimizzato

A, B: 4 bit – P: 8 bit
 $2 \times 3 = 6 \leftrightarrow 0010 \times 0011 = 0000\ 0110$

Iterazione	Passo	Moltiplicando	Prodotto
0	Valori iniziali	0010	0000 0010
1	1a: 1 \Rightarrow Prod = Prod + Mcando	0010	0010 0011
	2: Scala a destra Prodotto	0010	0001 0001
2	1a: 1 \Rightarrow Prod = Prod + Mcando	0010	0011 0001
	2: Scala a destra Prodotto	0010	0001 1000
3	1: 0 \Rightarrow Nessuna operazione	0010	0001 1000
	2: Scala a destra Prodotto	0010	0000 1100
4	1: 0 \Rightarrow Nessuna operazione	0010	0000 1100
	2: Scala a destra Prodotto	0010	0000 0110



Divisione intera - n bit (unsigned)

❖ Algoritmo: n+1 iterazioni

1. $K = n$
2. Sottraggo il divisore moltiplicato per 2^K dal dividendo
3. Se differenza $> 0 \rightarrow$ dividendo = dividendo - divisore $\times 2^K$
4. $K = K - 1$
5. Se $K > 0$, torna a 2 altrimenti FINE

$7 : 2 = 3, \text{ resto } 1 \rightarrow 0111 : 0010 = 0011, \text{ resto } 0001$


$\begin{array}{r} 00000111 - \\ 00100000 = \\ \text{bit}_4 \text{ quoz.: } 0 \end{array}$	→	$\begin{array}{r} 00000111 - \\ 00100000 = \\ \text{bit}_3 \text{ quoz.: } 0 \end{array}$	→	$\begin{array}{r} 00000111 - \\ 00100000 = \\ \text{bit}_2 \text{ quoz.: } 0 \end{array}$	
→	$\begin{array}{r} 00000111 - \\ 00100000 = \\ \text{bit}_1 \text{ quoz.: } 1 \end{array}$	→	$\begin{array}{r} 00000011 - \\ 00100000 = \\ \text{bit}_0 \text{ quoz.: } 1 \end{array}$	→	$\begin{array}{l} \text{quoz.: } 0011 \\ \text{resto: } 1 \end{array}$



Divisione intera (unsigned) : n=32 bit

❖ Dividendo, divisore, quoziente, resto: 32 bit

- Remainder: inizializzato con $\text{divisore} \times 2^{32}$ → servono 64 bit



Divisione intera (unsigned) : n=32 bit

❖ Esempio di funzionamento:

Iteration	Step	Quotient	Divisor	Remainder
0	Initial values	0000	0010 0000	0000 0111
1	1: Rem = Rem - Div	0000	0010 0000	⓪110 0111
	2b: Rem < 0 ⇒ +Div, sll Q, Q0 = 0	0000	0010 0000	0000 0111
	3: Shift Div right	0000	0001 0000	0000 0111
2	1: Rem = Rem - Div	0000	0001 0000	⓪111 0111
	2b: Rem < 0 ⇒ +Div, sll Q, Q0 = 0	0000	0001 0000	0000 0111
	3: Shift Div right	0000	0000 1000	0000 0111
3	1: Rem = Rem - Div	0000	0000 1000	⓪111 1111
	2b: Rem < 0 ⇒ +Div, sll Q, Q0 = 0	0000	0000 1000	0000 0111
	3: Shift Div right	0000	0000 0100	0000 0111
4	1: Rem = Rem - Div	0000	0000 0100	⓪000 0011
	2a: Rem ≥ 0 ⇒ sll Q, Q0 = 1	0001	0000 0100	0000 0011
	3: Shift Div right	0001	0000 0010	0000 0011
5	1: Rem = Rem - Div	0001	0000 0010	⓪000 0001
	2a: Rem ≥ 0 ⇒ sll Q, Q0 = 1	0011	0000 0010	0000 0001
	3: Shift Div right	0011	0000 0001	0000 0001

divisore x 2⁴

dividendo

resto


quoziente



Divisione intera (unsigned) : n=32 bit

❖ Progetto ottimizzato:

- Allineo il dividendo senza shiftare il divisore → ALU a soli 32 bit
- Se differenza < 0 → ripristina di Remainder (+ = divisor),
SLL remainder, $R_0 = 0$
- altrimenti: → SLL remainder, $R_0 = 1$



Divisione intera (unsigned) : n=32 bit

❖ Esempio, struttura ottimizzata:

Iteration	Step	Divisor	Remainder
0	Initial values	0010	0000 0111
	Shift Rem left 1	0010	0000 1110
1	2: Rem = Rem - Div	0010	0110 1110
	3b: Rem < 0 ⇒ + Div, sll R, R0 = 0	0010	0001 1100
2	2: Rem = Rem - Div	0010	0111 1100
	3b: Rem < 0 ⇒ + Div, sll R, R0 = 0	0010	0011 1000
3	2: Rem = Rem - Div	0010	0001 1000
	3a: Rem ≥ 0 ⇒ sll R, R0 = 1	0010	0011 0001
4	2: Rem = Rem - Div	0010	0001 0001
	3a: Rem ≥ 0 ⇒ sll R, R0 = 1	0010	0010 0011
	Shift left half of Rem right 1	0010	0001 0011

divisore (pointing to Divisor column)

dividendo (pointing to Remainder column)

resto (pointing to 0001 in the final remainder)

quoziente (pointing to 0011 in the final remainder)