

Lezione 5

Circuiti combinatori notevoli

F. Pedersini

 Dipartimento di Scienze dell'Informazione
 Università degli Studi di Milano

Comparatore

❖ Confronta parole di n bit


- IN: **2** gruppi di n bit
- OUT: **1** bit
- **OUT = 1** se i due IN sono uguali
- **OUT = 0** se diversi.

A_0	B_0	C_0	A_1	B_1	C_1
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	1	1	1




$$C_i = \overline{A_i \oplus B_i}$$

$$C = C_0 \cdot C_1 \cdot \dots \cdot C_{n-1}$$



- ❖ Comparatore a n ingressi: schema circuitale




n porte XNOR + 1 AND ad n ingressi

n porte XOR + 1 NOR ad n ingressi


Decodificatore (decoder)

- ❖ n ingressi, 2^n uscite
- ❖ Il numero espresso sugli ingressi è usato per **asserire** (porre a 1) la linea di uscita di tale indice
 - con 4 linee di input e 16 di output (da 0 a 15), se in ingresso arriva il valore 0110, in uscita si alza la linea di indice 5 (la sesta!)
- ❖ usato per indirizzare la memoria





Decoder



a. A 3-bit decoder

A	B	C	U ₀	U ₁	U ₂	U ₃	U ₄	U ₅	U ₆	U ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Le funzioni di uscita sono 2^n per n input:

$$U_0 = \sim A \sim B \sim C$$

...

$$U_7 = A B C$$

Multiplexer



❖ Operatore di **selezione**

- **IN:** n linee di input (**data**)
 k linee di controllo (**select**)


- **OUT:** 1 linea

- ✦ Il valore fornito sulla linea di controllo viene connessa all'uscita la linea di ingresso selezionata.

❖ Quante linee di controllo?

$$k = \text{ceil}(\log_2 n)$$


- ✦ Linee di input: $n = 4$
- ✦ Linee di controllo: $k = \text{ceil}(\log_2 4) = 2$





❖ $n = 2, k = 1$


- Selezione S "apre" la porta opportuna
- Circuito logico a **3 ingressi, 1 uscita**



S	X ₀	X ₁	C
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

SoP:

$$C = \bar{S}X_0\bar{X}_1 + \bar{S}X_0X_1 + S\bar{X}_0X_1 + SX_0X_1 = \bar{S}X_0 + SX_1$$



Sintesi Multiplexer in forma canonica POS



$$C = (S + X_0 + X_1)(S + X_0 + \bar{X}_1)(\bar{S} + X_0 + X_1)(\bar{S} + \bar{X}_0 + X_1) =$$


$$\begin{cases} a = \bar{S} + X_1 \\ b = S + X_0 \end{cases}$$

$$= [(b + X_1)(b + \bar{X}_1)] \cdot [(a + X_0)(a + \bar{X}_0)] =$$

$$= [b + b(X_1 + \bar{X}_1) + X_1\bar{X}_1] \cdot [a] = ba =$$

$$= (S + X_1)(\bar{S} + X_0)$$

S	X ₀	X ₁	C
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1



- ❖ Una sola porta alla volta viene aperta dal segnale S.
 - Le porte sono mutuamente esclusive.

HALF Adder (1 bit)



- ❖ **Somma aritmetica tra 2 bit**
 - 2 ingressi: addendi: **a, b**
 - 2 uscite: somma: **s**
riporto: **r**





Tabella della verità			
a	b	somma	riporto
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




$$s = a \oplus b$$

$$r = a \cdot b$$



❖ Gestisce anche il **riporto in ingresso**

- 3 ingressi: **a, b, r_{IN}**
- 2 uscite: **s, r_{OUT}**



a	b	r _{in}	r _{out}	s
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1

SOP:

$$s = m_1 + m_2 + m_4 + m_7$$

$$r_{out} = m_3 + m_5 + m_6 + m_7$$

$$s = \overline{a}\overline{b}r_{in} + a\overline{b}r_{in} + \overline{a}br_{in} + abr_{in}$$

$$r_{out} = a\overline{b}r_{in} + \overline{a}br_{in} + \overline{a}br_{in} + abr_{in}$$

Semplificando le espressioni



$$s = \overline{a}\overline{b}r_{in} + a\overline{b}r_{in} + \overline{a}br_{in} + abr_{in} =$$

$$= (a \oplus b)\overline{r_{in}} + (ab + \overline{a}b)r_{in} =$$

$$= (a \oplus b)\overline{r_{in}} + \overline{(a \oplus b)}r_{in} =$$

$$= (a \oplus b) \oplus r_{in}$$

$$r_{out} = a\overline{b}r_{in} + \overline{a}br_{in} + \overline{a}br_{in} + abr_{in} =$$



$$= ab(r_{in} + \overline{r_{in}}) + (\overline{a}b + a\overline{b})r_{in} =$$

$$= ab + (a \oplus b)r_{in}$$



$$s = (a \oplus b) \overline{r_{in}} + \overline{(a \oplus b)} r_{in} = (a \oplus b) \oplus r_{in}$$

$$r_{out} = ab + (a \oplus b) r_{in}$$



❖ Come fare il calcolo con circuiti logici ?


- Possiamo scomporre l'operazione in **due stadi**:
- **Primo stadio: prodotti parziali**
 - ✦ si mette in AND ciascun bit del moltiplicatore con i bit corrispondenti del moltiplicando
- **Secondo stadio: somme**
 - ✦ si effettuano le somme (full adder) dei bit sulle righe contenenti i prodotti parziali



		a_3	a_2	a_1	a_0	
		$a_3 b_0$	$a_2 b_0$	$a_1 b_0$	$a_0 b_0$	b_0
		$a_3 b_1$	$a_2 b_1$	$a_1 b_1$	$a_0 b_1$	b_1
	$a_3 b_2$	$a_2 b_2$	$a_1 b_2$	$a_0 b_2$		b_2
$a_3 b_3$	$a_2 b_3$	$a_1 b_3$	$a_0 b_3$			b_3

In binario i prodotti parziali sono degli AND


Il circuito che effettua i prodotti



Somma – prime 2 righe dei prodotti parziali




	a_3	a_2	a_1	a_0	
	$a_3 b_0$	$a_2 b_0$	$a_1 b_0$	$a_0 b_0$	b_0
	$a_3 b_1$	$a_2 b_1$	$a_1 b_1$	$a_0 b_1$	b_1
	$a_3 b_2$	$a_2 b_2$	$a_1 b_2$	$a_0 b_2$	b_2
$a_3 b_3$	$a_2 b_3$	$a_1 b_3$	$a_0 b_3$		b_3



```

1 0 1 1 x
0 1 1 1 =
-----
1 1 1
1 0 1 1 +
1 0 1 1 -
-----
1
1 0 0 0 0 1 +
1 0 1 1 - -
-----
1 1 0 1 1 0 1
    
```


Somma della terza riga



```

1 1 0 1 1 x
  1 1 1 =
-----
1 1 1 1 1
 1 1 0 1 1 +
 1 1 0 1 1 -
-----
1
1 0 1 0 0 0 1 +
 1 1 0 1 1 -
-----
1 0 1 1 1 1 0 1
    
```

Somma prodotti parziali – circuito completo




Overflow: A e B su: N bit \rightarrow P su: $2N$ bit

Valutazione del cammino critico



- ❖ **N = 4**
 - Ritardo AND = 1
 - Ritardo HA = 1
 - Ritardo FA = 3
- ❖ **Cammino critico = 20**





ALU: Arithmetic-Logic Unit

- ❖ Esegue le operazioni aritmetico-logiche
 $+$, $-$, \times , \div , ...
 and , or , not , xor , $=$, \neq , ...
- ❖ Normalmente integrata nel processore
 - Inizio anni '90 → introduzione con il nome di co-processore matematico
 - Le ALU non compaiono solamente nei micro-processori
- ❖ E' un circuito combinatorio
 - Rappresentabile come insieme di funzioni logiche
- ❖ Opera su **parole (N bit)**
 - 6502, 8080, Z-80 8 bit
 - MIPS, 80386: 32 bit
 - PowerPC G5, Athlon64: 64 bit
- ❖ Struttura modulare
 - Blocchi funzionali da 1 bit, replicati N volte



Struttura MODULARE di una ALU



ALU a N bit → N ALU a 1 bit (ALU elementari)

Struttura ALU elementare:

- ❖ **Ingressi:** Operandi: a_k, b_k
Riporto in ingresso: r_{in}
Selettore operazione: $ALUOp$
- ❖ **Uscite:** Risultato: y_k
Riporto in uscita: r_{out}







❖ Porta AND / OR

- Selezionabile

❖ Componenti:

- 1 porta AND
- 1 porta OR
- 1 Multiplexer (MUX)

ALUop = 0 → y = AND(a,b)
 ALUop = 1 → y = OR(a,b)




FULL Adder (1 bit)



❖ Gestisce anche il riporto in ingresso


- 3 ingressi: **a, b, r_{IN}**
- 2 uscite: **s, r_{OUT}**



a	b	r _{in}	r _{out}	s
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1

$$s = \overline{a}\overline{b}r_{in} + \overline{a}b\overline{r}_{in} + a\overline{b}\overline{r}_{in} + ab r_{in} = a \oplus b \oplus r_{in}$$

$$r_{out} = \overline{a}b r_{in} + a\overline{b}r_{in} + ab r_{in} = ab + (a \oplus b)r_{in}$$





Operazioni:


- ❖ OR, AND, somma

- ❖ ALUop: 2 bit

00: $s = a \text{ and } b$

01: $s = a \text{ or } b$

10: $s = a + b + r_{in}$



ALU a 32 bit




- ❖ Come collegare N ALU a 1 bit per ottenere ALU a N bit?

- ❖ ALU a N bit:

- ❖ ALU in parallelo, ma...

- Propagazione dei riporti
- Limite alla velocità di calcolo






- ❖ **Sottrazione** → addizione dell'opposto: $a - b = a + (-b)$
 - Posso farlo con gli **stessi circuiti dell'addizione**, ma devo costruire $-b$ a partire da b

- ❖ **Complemento a 2:**
 - $-b = \text{not}(b) + 1$
 - Inversione logica bit-a-bit
 - Aggiunta della costante "1":
pongo $r_{in}(0) = 1$

Inversione logica bit-a-bit:

invertiB	b	f
0	0	0
0	1	1
1	0	1
1	1	0

$$f = b \text{ XOR } \text{invertiB}$$



ALU - bit *i*-esimo



Operazioni: **AND, OR, +, -**


Propagazione riporti: $r_{in}(i) = r_{out}(i-1)$ $i = 1, 2, 3, \dots, 31$

Addizione:

$r_{in}(0) = 0, \text{invertiB} = 0$

Sottrazione:

$r_{in}(0) = 1, \text{invertiB} = 1$





❖ Comparazione:

if $a < b$ then $y = 1$ ($y = 0...01$)

- Fondamentale per dirigere il flusso di esecuzione (test, cicli...)
- if ($a < b$) \rightarrow $y = [0 0 0 \dots 0 \mathbf{1}]$
else \rightarrow $y = [0 0 0 \dots 0 \mathbf{0}]$

❖ Implementazione:

if ALUop = "comparazione"
then $y(i) = 0$, $i = 1, 2, 3, \dots, N-1$
 if ($a < b$) $y(0) = 1$
 else $y(0) = 0$

Devo:

- Imporre tutti i bit di y (tranne y_0) a 0;
- Calcolare y_0 in base alla condizione $a < b$

Come sviluppare la comparazione?



- ❖ IDEA: in complemento a 2, il MSB della somma (bit di segno) = 1 per numeri negativi \rightarrow $s_{MSB} = 1$

$$a < b \rightarrow a - b < 0 \rightarrow s_{MSB} = 1$$

Implementazione:

- ❖ Nuovo ingresso: **LESS**

$$\text{IF:ALUop} = \text{"comparazione"} \rightarrow s_i = \text{LESS}_i$$

- ❖ Operazioni:


- Calcolare la differenza ($a - b$) (senza mandarla in uscita)
- Inviare l'uscita del sommatore del MSB a LESS di ALU_0

$$s_{N-1} \rightarrow \text{LESS}_0$$

- Questa uscita viene chiamata segnale di set



$Less(i) \leftarrow 0$ $i = 1, 2, 3, \dots, N-1$
 $Less(0) \leftarrow s_{31}$ iff $(a < b) \ \& \ (S = \text{comparazione})$



Overflow



- ❖ Esempio decimale:
 - $a + b = c$ dove a, b, c tutti codificati con 2 cifre decimali
 - $a = 19, b = 83$
 - **Overflow:** $19 + 83 = (1)02$
- ❖ Supponendo il MSB dedicato al bit di segno...
 - $\underline{0}19 + \underline{0}83 = \underline{1}02$
 - L'overflow modifica il **MSB** (in compl. a 2, dedicato al **segno**)
- ❖ **Overflow nella somma** quando:

$$a + b = s, \quad a > 0, b > 0 \rightarrow \text{MSB di } a \text{ e } b = 0, \text{ MSB di } s = 1$$


$$a + b = s, \quad a < 0, b < 0 \rightarrow \text{MSB di } a \text{ e } b = 1, \text{ MSB di } s = 0$$
- ❖ Si può avere overflow con **a** e **b** di segno opposto ?



❖ 3 ingressi, tutti dalla ALU_{N-1} :

➤ MSB di a , b e somma: $a_{N-1} \ b_{N-1} \ s_{N-1}$

a_{31}	b_{31}	s_{31}	overflow
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



Overflow



Overflow nella differenza:


$$\underline{0}19 - (-\underline{0}83) = \underline{1}02$$

❖ **Overflow nella differenza** quando:

$a + (-b) = s, \quad a > 0, (-b) > 0 \rightarrow$ **MSB di a e $(-b) = 0$, MSB di $s = 1$**
 $a + (-b) = s, \quad a < 0, (-b) < 0 \rightarrow$ **MSB di a e $(-b) = 1$, MSB di $s = 0$**

+: MSB di b
 -: MSB di $(-b) =$ MSB di **NOT(b)**

➔ +/- : MSB di f





❖ Utilizzando f , a valle dello XOR, anziché b , il rivelatore di overflow funziona sia per la somma che per la differenza!



- ❖ 3 ingressi, tutti dalla ALU31:
 - MSB di a, b e somma: a_{31} b_{31} s_{31}

a_{31}	f_{31}	s_{31}	overflow
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



ALU completa a 32 bit




- ❖ $Invert(B)$ e $r_{IN}(0)$ sono lo stesso segnale

Test di uguaglianza:


- ❖ Operazioni necessarie
 - Impostare una differenza.
 - Effettuare l'OR di tutti i bit somma.
 - Uscita dell'OR = 0 → i due numeri sono uguali

Operazioni possibili:

- AND
- OR
- Somma / Sottrazione
- Comparazione
- Test di uguaglianza



ALU a 32 bit: struttura finale



ALUop	funzione
000	and
001	or
010	+ (add)
110	- (sub)
111	set less than

