

Circuiti combinatori notevoli e circuiti aritmetici

F. Pedersini

Dipartimento di Informatica
Università degli Studi di Milano

Comparatore


COMPARATORE

- ❖ Confronta **2** parole di **n** bit, verificando se sono uguali


- IN: **2** gruppi di **n** bit
- OUT: **1** bit

OUT = 1 se: **A = B** (bit a bit)


OUT = 0 se: **A ≠ B**



A_0	B_0	C_0	A_1	B_1	C_1
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	1	1	1



Comparatore a n ingressi: schema circuitale



n porte XNOR + 1 AND ad n ingressi

n porte XOR + 1 NOR ad n ingressi

Decodificatore (decoder)

DECODER:


- ❖ N ingressi,
- ❖ 2^N uscite

Dato un numero I espresso sugli ingressi ($0 \leq I \leq 2^N - 1$),

- ❖ viene asserita (posta a "1") l'uscita U_I corrispondente
- ❖ tutte le altre uscite vengono poste a "0"


Applicazioni:

- ❖ Utilizzato ad es. nelle memorie, per selezionare una cella mediante il suo indirizzo.



Decoder a **3 ingressi** → **$2^3=8$ uscite**

Tabella di verità:



a. A 3-bit decoder

A	B	C	U_0	U_1	U_2	U_3	U_4	U_5	U_6	U_7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Ogni uscita corrisponde ad uno dei mintermini

❖ 2^N uscite \leftrightarrow 2^N mintermini

Cammino critico ?

Multiplexer

MULTIPLEXER (MUX):

Operatore di **selezione**

IN: 2^n linee di input (**data**)
 n linee di controllo (**select**)

OUT: 1 linea



Funzionamento:

Dato il numero i ($0 \leq i \leq 2^n - 1$) presente sull'ingresso **select**, il valore sulla linea di ingresso (**data**) i -esima viene propagato sull'uscita.

Quante linee di selezione? $k = \log_2 n$


Linee di input: $n = 4$

Linee di controllo: $k = \text{ceil}(\log_2 4) = 2$



MUX a 2 ingressi: $n = 2, k = 1$


- Selezione S "apre" la porta opportuna
- Circuito logico a 3 ingressi, 1 uscita



S	X ₀	X ₁	C
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

I forma canonica (SoP):

$$\begin{aligned}
 C &= \bar{S}X_0\bar{X}_1 + \bar{S}X_0X_1 + S\bar{X}_0X_1 + SX_0X_1 = \\
 &= \bar{S}X_0(\bar{X}_1 + X_1) + SX_1(\bar{X}_0 + X_0) \\
 &= \bar{S}X_0 + SX_1
 \end{aligned}$$



Sintesi Multiplexer

Esercizio: sintesi MUX a 2 ingressi in **II** forma canonica

$$Y = (S + X_0 + X_1)(S + X_0 + \bar{X}_1)(\bar{S} + X_0 + X_1)(\bar{S} + \bar{X}_0 + X_1) =$$

$$\begin{cases} a = \bar{S} + X_1 \\ b = S + X_0 \end{cases}$$

$$= [(b + X_1)(b + \bar{X}_1)] \cdot [(a + X_0)(a + \bar{X}_0)] =$$

$$= [b + b(X_1 + \bar{X}_1) + X_1\bar{X}_1] \cdot [a] = ba =$$

$$= (S + X_0)(\bar{S} + X_1) = \quad (\text{PoS})$$


$$= S\bar{S} + SX_1 + \bar{S}X_0 + X_0X_1 =$$

$$= SX_1 + \bar{S}X_0 + X_0X_1(S + \bar{S}) = SX_1(1 + X_0) + \bar{S}X_0(1 + X_1) = SX_1 + \bar{S}X_0 \quad (\text{SoP})$$

S	X ₀	X ₁	C
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

MUX a n ingressi:

- ❖ si utilizza un DECODER: $\log_2(n)$ ingressi, n uscite



- ❖ Una sola porta alla volta viene aperta dal segnale S .
 - Le porte sono mutuamente esclusive.

Circuiti aritmetici

circuiti combinatori che generano risultati di operazioni aritmetiche su numeri binari

- ❖ somma
- ❖ moltiplicazione
- ❖ ALU

HALF Adder (1 bit)





- ❖ **Somma aritmetica tra 2 parole di 1 bit**
 - 2 ingressi: addendi: **a, b**
 - 2 uscite: somma: **s**
riporto: **r**

SOMMA: tabella della verità			
a	b	somma	riporto
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$s = a \oplus b$$

$$r = ab$$




FULL Adder (1 bit)



Sommando numeri di **più bit**, c'è un problema:
va gestito anche il **riporto in ingresso**

- 3 ingressi: **a, b, r_{in}**
- 2 uscite: **s, r_{out}**

	a	b	r _{in}	r _{out}	s
<i>m</i> ₀	0	0	0	0	0
<i>m</i> ₁	0	1	0	0	1
<i>m</i> ₂	1	0	0	0	1
<i>m</i> ₃	1	1	0	1	0
<i>m</i> ₄	0	0	1	0	1
<i>m</i> ₅	0	1	1	1	0
<i>m</i> ₆	1	0	1	1	0
<i>m</i> ₇	1	1	1	1	1



SOP:

$$s = m_1 + m_2 + m_4 + m_7$$

$$r_{out} = m_3 + m_5 + m_6 + m_7$$

$$s = \overline{a}\overline{b}r_{in} + \overline{a}br_{in} + a\overline{b}r_{in} + abr_{in}$$

$$r_{out} = a\overline{b}r_{in} + \overline{a}br_{in} + \overline{a}\overline{b}r_{in} + abr_{in}$$





$$\begin{aligned}
 s &= \overline{a}b\overline{r_{in}} + a\overline{b}\overline{r_{in}} + \overline{\overline{a}b}r_{in} + a\overline{\overline{b}}r_{in} = \\
 &= (a \oplus b)\overline{r_{in}} + (ab + \overline{a}\overline{b})r_{in} = \\
 &= (a \oplus b)\overline{r_{in}} + \overline{(a \oplus b)}r_{in} = \\
 &= (a \oplus b) \oplus r_{in}
 \end{aligned}$$

$$\begin{aligned}
 r_{out} &= ab\overline{r_{in}} + \overline{a}b\overline{r_{in}} + a\overline{b}r_{in} + ab\overline{r_{in}} = \\
 &= ab(r_{in} + \overline{r_{in}}) + (\overline{a}b + ab)r_{in} = \\
 &= ab + (a \oplus b)r_{in} = \dots = ab + (a + b)r_{in}
 \end{aligned}$$

Dimostrate l'equivalenza



$$\begin{aligned}
 s &= (a \oplus b)\overline{r_{in}} + \overline{(a \oplus b)}r_{in} = (a \oplus b) \oplus r_{in} \\
 r_{out} &= ab + (a \oplus b)r_{in}
 \end{aligned}$$






❖ Sommatore a propagazione di riporto

IN: 2 parole di **N** bit

OUT: somma di **N+1** bit




Cammino critico? (HA=1 ; FA=3)

$$C = 3(N-1) + 1 = 3N - 2$$

Moltiplicazione binaria



Moltiplicatore **Moltiplicando**



Come fare una moltiplicazione con circuiti logici?


Possiamo scomporre l'operazione in **due stadi**:

- **Stadio 1: prodotti parziali**
 - ✦ si mette in **AND** ciascun bit del moltiplicatore con i bit corrispondenti del moltiplicando
- **Stadio 2: somme**
 - ✦ si effettuano le somme (**half/full adder**) dei bit sulle righe contenenti i prodotti parziali




		a_3	a_2	a_1	a_0	
		$a_3 b_0$	$a_2 b_0$	$a_1 b_0$	$a_0 b_0$	b_0
	$a_3 b_1$	$a_2 b_1$	$a_1 b_1$	$a_0 b_1$		b_1
$a_3 b_2$	$a_2 b_2$	$a_1 b_2$	$a_0 b_2$			b_2
$a_3 b_3$	$a_2 b_3$	$a_1 b_3$	$a_0 b_3$			b_3

In binario i prodotti parziali sono degli AND




Somma – prime 2 righe dei prodotti parziali




$$\begin{array}{r}
 1011 \times \\
 0111 = \\
 \hline
 111 \\
 1011 + \\
 1011 - \\
 \hline
 1 \\
 100001 + \\
 1011 - - \\
 \hline
 1001101
 \end{array}$$

Somma della terza riga



$$\begin{array}{r}
 1011 \times \\
 0111 = \\
 \hline
 111 \\
 1011 + \\
 1011 - \\
 \hline
 1 \\
 100001 + \\
 1011 - - \\
 \hline
 1001101
 \end{array}$$



fattori A e B di **N bit** → prodotto P di **2N bit**
 (A di **M bit**, B di **N bit** → prodotto P di **M+N bit**)

Valutazione del cammino critico




Sommatore a 4 bit: cammino critico

❖ **N = 4**

- Ritardo AND = 1
- Ritardo HA = 1
- Ritardo FA = 3

Cammino critico = **23**

N-1 strati di **N** adder:
 (cresce circa come **N²**)





ALU: Arithmetic-Logic Unit

- ❖ Esegue le operazioni aritmetiche e logiche
 - + , - , × , ÷ , ...
 - and , or , not , xor , = , ≠ , ...
- ❖ Normalmente integrata nel processore
 - Inizio anni '90 → introduzione con il nome di co-processore matematico
 - Le ALU non compaiono solamente nei micro-processori
- ❖ E' un circuito combinatorio
 - Rappresentabile come insieme di funzioni logiche
- ❖ Opera su **parole (N bit)**
 - 6502, 8080, Z-80 8 bit
 - MIPS, 80386: 32 bit
 - AMD Athlon64, INTEL i3/5/7: 64 bit
- ❖ Struttura modulare
 - Blocchi funzionali da 1 bit, replicati N volte



Struttura MODULARE di una ALU



ALU a N bit → N ALU a 1 bit (ALU elementari)

Struttura **ALU elementare**:

- ❖ **Ingressi:** Operandi: a_k, b_k
 Riporto in ingresso: r_{in}
 Selettore operazione: $ALUOp$
- ❖ **Uscite:** Risultato: y_k
 Riporto in uscita: r_{out}






Operazioni logiche: **AND/OR**

- Selezionabile

❖ Componenti:


- 1 porta AND
- 1 porta OR
- 1 Multiplexer (MUX)



Selezione:

$ALUop = 0 \rightarrow y = \mathbf{AND}(a,b)$

$ALUop = 1 \rightarrow y = \mathbf{OR}(a,b)$




FULL Adder (1 bit)



Operazioni aritmetiche: **SOMMA**

❖ **FA: gestione dei riporti (in/out)**


- 3 ingressi: **a, b, r_{IN}**
- 2 uscite: **S, r_{OUT}**



a	b	r _{in}	r _{out}	S
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1

$$s = \bar{a}\bar{b}r_{in} + \bar{a}br_{in} + a\bar{b}r_{in} + abr_{in} = a \oplus b \oplus r_{in}$$

$$r_{out} = \bar{a}br_{in} + \bar{a}br_{in} + a\bar{b}r_{in} + abr_{in} = ab + (a \oplus b)r_{in}$$





Operazioni: **OR, AND, somma**


Selezione:

❖ **ALUop** a 2 bit

00: AND: $s = a \text{ and } b$

01: OR: $s = a \text{ or } b$

10: +: $s/r_{out} = a + b + r_{in}$




ALU a N bit

❖ Come collegare N ALU a 1 bit per ottenere una ALU a N bit?

ALU a N bit:

N ALU in parallelo
+ propagazione riporti

❖ Problema:
il cammino critico si allunga
→ limite alla velocità di calcolo





Sottrazione → addizione dell'opposto: $a - b = a + (-b)$

- ❖ Posso farlo con gli stessi circuiti dell'addizione, ma devo costruire $-b$ a partire da b


Complemento a 2: $-b = \text{not}(b) + 1$

- ❖ Inversione logica bit-a-bit
- ❖ Aggiunta della costante "1":
pongo $r_{in}(0) = 1$

Inversione logica bit-a-bit

invertiB	b	f
0	0	0
0	1	1
1	0	1
1	1	0

→ $f = b \text{ XOR } \text{invertiB}$ →



ALU - bit i-esimo



ALU N bit – operazioni: AND, OR, +, -
→ N blocchi di ALU elementare: ALU_i

ALU_i (bit i-esimo)


Propagazione riporti:

$r_{in}(i) = r_{out}(i-1)$ $i=0, 1, \dots, N-1$

Addizione: $r_{in}(0) = 0$
 $\text{invertiB} = 0$

Sottrazione: $r_{in}(0) = 1$
 $\text{invertiB} = 1$

InvB / ALUOp	funzione
0 00	and
0 01	or
0 10	+
1 10	-





ALU a N-bit

Operazioni:
AND, OR, +, -


Addizione: $r_{in}(0) = 0$
invertiB = 0

Sottrazione: $r_{in}(0) = 1$
invertiB = 1

→ **InvB = $r_{in}(0)$**

Codici operazione

InvB ALUOp	operaz.
0 00	AND
0 01	OR
0 10	+
1 10	-



Comparazione (confronto)



Comparazione

Operazione fondamentale per dirigere il flusso di esecuzione (test, cicli...)

if $a < b$ then $y = 1$ else $y = 0$

if $(a < b) \rightarrow y = [000 \dots 01]$

else $\rightarrow y = [000 \dots 00]$

Implementazione:

if ALUOp = "comparazione" then

$y(1) = y(2) = \dots = y(N-1) = 0$

if $(a < b)$ then $y(0) = 1$

else $y(0) = 0$

Devo:

- Imporre tutti i bit **$y(1) \dots y(N-1)$** a **0**;
- Calcolare **$y(0)$** in base alla condizione **$a < b$**

Come sviluppare la comparazione?



Idea:

$$a < b \rightarrow a - b < 0 \rightarrow s_{N-1} = 1$$


- ❖ se $a < b$, allora la differenza: $a - b < 0$
- ❖ in complemento a 2, il MSB della somma (bit di segno) è **1 per numeri negativi**: $s = a - b < 0 \rightarrow$

$$s_{N-1} = 1$$

Implementazione:

- ❖ Nuovo ingresso: **Less**
IF: $ALUop = \text{"comparazione"} \rightarrow s_i = \text{Less}_i$
- ❖ Operazioni:
 - Calcolare la differenza ($a - b$) (senza mandarla in uscita)
 - Inviare **0** a **LESS** di $ALU_1, ALU_2, \dots, ALU_{N-1}$
 - Inviare l'uscita del sommatore di ALU_{N-1} a **LESS** di ALU_0



$$\begin{matrix} \text{Less}_1 \dots \text{Less}_{N-1} & \leftarrow & 0 \\ \text{Less}_0 & \leftarrow & s_{N-1} \end{matrix}$$



Struttura ALU con comparatore



if ($a < b$) **and** ($S = \text{comparazione}$) **then**
 $ALUop = 11$
 $invertiB = 1$
 $Less(i) \leftarrow 0 \quad (i = 1, 2, 3, \dots, N-1)$
 $Less(0) \leftarrow s_{N-1}$



- ❖ Esempio decimale:
 - $a + b = c$ dove a, b, c tutti codificati con 2 cifre decimali
 - $a = 19, b = 83$
 - **Overflow:** $19 + 83 = (1)02$
- ❖ Nella rappresentazione binaria in complemento a 2, il MSB è dedicato al segno: 0: '+', 1: '-'

Esempio: $0110 + 0011 = 1001$
 in complemento a 2: $+6 +3$

- ❖ L'overflow modifica il **MSB** (in compl. a 2, dedicato al **segno**)
- ❖ **Overflow nella somma** quando:


$a + b = s, \quad a > 0, b > 0 \rightarrow$ **MSB di a e b = 0, MSB di s = 1**
 $a + b = s, \quad a < 0, b < 0 \rightarrow$ **MSB di a e b = 1, MSB di s = 0**

- ❖ Si può avere overflow con **a** e **b** di segno opposto ?

Circuito di riconoscimento dell'overflow

- ❖ 3 ingressi, tutti dalla ALU_{N-1} :
 - **MSB di a, b e somma:** $a_{N-1} \quad b_{N-1} \quad s_{N-1}$

a_{N-1}	b_{N-1}	s_{N-1}	overflow
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



Overflow nella differenza:


$$\underline{0}110 - (-\underline{0}011) = \underline{1}001$$

❖ Overflow nella differenza quando:

$a + (-b) = s, \quad a > 0, (-b) > 0 \rightarrow$ **MSB di a e (-b) = 0, MSB di s = 1**
 $a + (-b) = s, \quad a < 0, (-b) < 0 \rightarrow$ **MSB di a e (-b) = 1, MSB di s = 0**

+ : **MSB di b**
 - : **MSB di (-b) = MSB di NOT(b)**

→ **+/- : MSB di f**




❖ Utilizzando **f**, in uscita dallo XOR, anziché **b**, il rivelatore di overflow funziona sia per la somma che per la differenza!


Circuito di riconoscimento dell'overflow

❖ 3 ingressi, tutti dalla ALU31:

➤ **MSB di a, b e somma:** $a_{31} \quad b_{31} \quad s_{31}$

a_{N-1}	f_{N-1}	s_{N-1}	overflow
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0





ALU completa a 32 bit



ALU a 32 bit completa:


- ❖ $InvertiB$ e $r_{IN}(0)$ sono lo stesso segnale


Test di uguaglianza:

- ❖ Operazioni necessarie
 - Impostare una differenza.
 - Effettuare l'OR di tutti i bit somma.
 - Uscita dell'OR = 0 → i due numeri sono uguali


Operazioni possibili:

- AND
- OR
- Somma / Sottrazione (/ Uguaglianza)
- Comparazione





ALUop	funzione
000	and
001	or
010	+ (add)
110	- (sub)
111	set less than



Semplificando le espressioni



$$\begin{aligned}
 s &= \overline{a}\overline{b}r_{in} + a\overline{b}r_{in} + \overline{a}br_{in} + abr_{in} = \\
 &= (a \oplus b)\overline{r_{in}} + (ab + \overline{a}\overline{b})r_{in} = \\
 &= (a \oplus b)\overline{r_{in}} + \overline{(a \oplus b)}r_{in} = \\
 &= (a \oplus b) \oplus r_{in}
 \end{aligned}$$

$$\begin{aligned}
 r_{out} &= a\overline{b}r_{in} + \overline{a}br_{in} + \overline{a}\overline{b}r_{in} + abr_{in} = \\
 &= ab(r_{in} + \overline{r_{in}}) + (\overline{a}\overline{b} + \overline{a}b)r_{in} = \\
 &= ab + (a \oplus b)r_{in} = \dots = ab + (a + b)r_{in}
 \end{aligned}$$

Dimostrate l'equivalenza




I sommatore a **propagazione di riporto** sono lenti

Cammino critico (tutti FA): **C = 3N**


Responsabile della lentezza: il calcolo del riporto

Modulo sommatore a 4 bit:

Calcolo diretto del riporto in uscita: **r_{3,OUT}**



$$\begin{aligned}
 r_{3,OUT} &= a_3b_3 + (a_3 + b_3)r_2 = a_3b_3 + (a_3 + b_3)(a_2b_2 + (a_2 + b_2)r_1) = \\
 &= a_3b_3 + (a_3 + b_3)(a_2b_2 + (a_2 + b_2)(a_1b_1 + (a_1 + b_1)r_0)) = \\
 &= a_3b_3 + (a_3 + b_3)(a_2b_2 + (a_2 + b_2)(a_1b_1 + (a_1 + b_1)(a_0b_0 + (a_0 + b_0)r_{IN}))) = \\
 &\quad (G_i = a_i b_i, P_i = a_i + b_i), \\
 &= G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0 \cdot r_{0,IN}
 \end{aligned}$$




Addizionatori ottimizzati



Considero l'uscita più critica: **r_{3,OUT}**

$$r_{3,OUT} = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0 \cdot r_{0,IN}$$



Cammino critico (con porte a 2 ingressi) : **C = 6**

(N=16 → **C=24**)

A propagazione di riporto: **C ≈ 3N = 12**

(N=16 → **C=48**)



Struttura modulare


Come collegare i moduli tra loro?

Termine di generazione:

$$g_i = a_i b_i$$

Termine di propagazione:

$$p_i = a_i + b_i$$




$$\begin{aligned} r_3 &= g_3 + p_3 r_2 = \\ &= g_3 + p_3(g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 r_0) = \\ &= (g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0) + p_3 p_2 p_1 p_0 \cdot r_0 = \\ &= \mathbf{G_0} + \mathbf{P_0} \cdot r_0 \end{aligned}$$

dove:


$$\mathbf{P_0} = \mathbf{p_3 p_2 p_1 p_0}$$

$$\mathbf{G_0} = \mathbf{g_3 + p_3 g_2 + p_3 p_2 g_1 + p_3 p_2 p_1 g_0}$$

\leftarrow $CC = 6$



Sommatore ad anticipazione di riporto (CLA)



Anticipazione di riporto (Carry Look-Ahead):

$$C_1 = G_0 + P_0 \cdot r_0$$

$$\begin{aligned} C_2 &= G_1 + P_1 \cdot C_1 = \\ &= G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot r_0 \end{aligned}$$

$$\begin{aligned} C_3 &= G_2 + P_2 \cdot C_2 = \\ &= G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + \\ &\quad + P_2 \cdot P_1 \cdot P_0 \cdot r_0 \end{aligned}$$

$$\begin{aligned} r_{out} = C_4 &= G_3 + P_3 \cdot C_3 = \\ &= G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + \\ &\quad + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot r_0 \end{aligned}$$

Cammino critico: 6

Cammino critico: $C = 6 + 6 = 12$

Propagazione riporto: $C = 3N = 48$